

实验报告

实验内容：实验六：数据选择器电路原理及应用

实验时间：2023 年 5 月 10 日

实验地点：

实验人员：

一． 实验目的

1. 熟悉数据选择器的功能与使用方法
2. 掌握用中规模集成电路设计的组合逻辑电路的方法


二． 实验设备

1. 数字电路实验箱，逻辑分析仪
2. 器件：74LS00,74LS197,74LS151

三． 实验原理

1. 74LS151（八选一数据选择器）

数据选择器的功能是从一组输入数据中选出某一个信号输出，因此也被称为多路开关。



如图所示是 74LS151。其中，Y 和 W 是它的输出端，W 是 Y 的反码输出。G⁻是 74LS151 的使能端，低电平有效。D0-D7，C,B,A 为它的输入引脚，与输出引脚 Y 满足真值表所列出的八选一数据选择逻辑关系。

表 6-1 74LS151 的真值表

输入			输出
C	B	A	Y
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3
1	0	0	D4
1	0	1	D5
1	1	0	D6
1	1	1	D7

真值表如图所示。可以看出，74LS151 可以根据 CBA 输入的地址信号，从 D0-D7 送来的 8 个输入数据信号中选择一个送到输出端 Y。

2. 使用 74LS151 设计组合逻辑电路的设计方法：

根据 74LS151 的真值表，当 $\bar{G}$ 接低电平时，74LS151 输出端 Y 的输出表达式如下：


$$Y = \bar{C}\bar{B}\bar{A}D_0 + \bar{C}\bar{B}A\bar{D}_1 + \bar{C}B\bar{A}\bar{D}_2 + \bar{C}B\bar{A}D_3 + C\bar{B}\bar{A}\bar{D}_4 + C\bar{B}A\bar{D}_5 + CB\bar{A}\bar{D}_6 + CBAD_7$$

从上式可知，如果将 C、B、A 作为三个输入变量，同时令 D_0-D_7 为第四个输入变量的适当状态（包括原变量、反变量、0 和 1），就可以在数据选择器的输出端 Y 产生任何形式的四变量组合逻辑电路。


四 . 方法与步骤

1. 在实验箱上使用 74LS151 设计一个带控制端的半加半减器。

1. 理解实验内容的要求，设计相应的电路并连接。首先连接计算和差结果的电路，电路如图：




2. 对计算和差结果的电路进行静态测试，静态测试部分结果如图：




011-000 ($1+1=0$)


3. 对计算和差结果的电路进行动态测试，动态测试结果如图：



4. 接着连接计算进位（借位）结果的电路，电路如图




5. 对计算进位（借位）结果的电路进行静态测试和动态测试，动态测试结果如图：




2. 在实验箱上使用 74LS151 实现 LU 设计


1. 连接电路，如图：



2. 进行静态测试，如图：



3. 进行动态测试，如图：



五． 结果与验证

1. 设计 AU:

经过静态测试和动态测试，算术单元能够正常完成半加半减器的计算和进位、借位。进行半加时，对于 AB 输入为 00,01,11,10，计算结果分别输出 0, 1,0,1，进位结果分别输出 0,0,1,0；进行半减时，对于 AB 输入为 00,01,11,10，计算结果分别输出 0,1,0,1，借位结果分别输出为 0,1,0,0。

2. 设计 LU

经过静态测试和动态测试，逻辑单元能够正常完成工作。当 S0, S1 输入 00 时，对于 AB 输入 00,01,11,10，Y 分别输出 0,0,1,0；当 S0,S1 输入 10 时，对于 AB 输入 00,01, 11,10，Y 分别输出 0,1,1,1；当 S0,S1 输

入 11 时，对于 AB 输入 00,01,11,10，Y 分别输出 1,1,0,0；当 S0,S1 输入 01 时，对于 AB 输入 00,01,11,10，Y 分别输出 0,1,0,1

六 . 分析与讨论

1. 写出详细的设计过程，并用仿真软件画出电路图并进行仿真测试：由于仿真软件中没有 74LS151 元件，故无法进行仿真测试。设计过程叙述如下：

由于 74LS151 是数据选择器，故只需要利用 A,B,C 指定输出线路，并将对应的结果连接在输出线路上即可。

在设计 AU 时，有 S,A,B 三个输入变量。计算 S,A,B 不同组合的值，并将对应的组合连接到值对应的 D 线上，再根据半加半减器的真值表，将对应的 D 线连接到高电平或低电平。

在设计 LU 时，将 S0,S1 当做数据选择器的输入，将对应的组合连接到值对应的 D 线上。另外连接门电路控制 AB 的值，结果和对应的 D 线连接。

2. 按实验内容分别描述每个实验过程，分析实验中出现的問題，记录实验波形，打印波形并分析波形与电路功能之间的联系：在第四部分、第五部分已经完成。

3. 总结组合逻辑电路的本质与设计实现方法，陈述实验过程所得：

组合逻辑电路是通过组合连接不同的元件和门电路，从而实现正确的输入可以得到对应的正确输出。设计组合逻辑电路时，要先理清设计电路的目的，选择合适的元件，列出真值表和函数式并化简，在仿真

软件上进行测试,然后在实验箱上连接电路,并进行静态和动态测试。

在实验中,我认识到了充分熟悉实验箱上基本的门电路和它们的功能的重要性。在实验五和实验六中,我们分别使用门电路、74LS138、74LS151 实现了半加半减器。其中,门电路的实现过程最繁琐,74LS138 实现中需要进行化简,而 74LS151 不仅实现起来简单,而且容易理解。所以,选择合适的门电路是十分重要的。